Každý vysokorychlostní transceiver obsahuje dva kanály, vysílač a přijímač. Vysílač a přijímač se skládají z fyzické kódovací podvrstvy (PCS, p-field si-cal coding sublayer) a fyzického média dodatečné podvrstvy (PMA, physi-cal). media další podvrstva) se skládá ze dvou částí.
PCS obsahuje hard-core logickou implementaci digitálních funkcí v transceiverech kompatibilních s podporovanými protokoly, přenosové kanály zahrnují fázovou kompenzaci FIFO, byte serializátor, 8B/10B kodér a další moduly; přijímací kanály zahrnují zarovnávač slov, FIFO, 8B/10B dekodér, bajtový deserializátor, byte sekvencer, fázovou kompenzaci FIFO a další moduly.
PMA obsahuje analogové obvody pro I/O vyrovnávací paměti, CDR, serializátor/deserializátor (SER/DES) a programovatelný preemfáze a ekvalizace pro optimalizaci výkonu sériové datové cesty.
Když kanál transceiveru zařízení funguje, výstupní paralelní data v architektuře FPGA jsou přenášena přes vysílač PCS a PMA a nakonec převedena na sériová data a odeslána. Přijatá vstupní sériová data jsou přenášena do FP ve formátu sériových dat prostřednictvím zpracování přijímače PMA a PCS pro provedení dalšího kroku zpracování.